Elektrotechnisches Institut (ETI)

Realisierung eines intelligenten Buskopplers für zyklische Zugriffe auf einem FPGA

  • Am ETI ist ein universelles System zur Steuerung und Regelung elektrischer Anlagen vorhanden. Dabei übernimmt ein Echtzeitsystem mit digitalem Signalprozessor die Rechenarbeit. Ein FPGA (Altera Cyclone II) übernimmt die Funktion eines Buskopplers (BK) und regelt die Kommunikation zwischen dem DSP und den Einschubkarten (EK) des Systems (z.B. einer Analog-Digital-Wandler-Karte), die über den parallelen ETI-Bus angebunden sind.

    Viele Erweiterungskarten werden zyklisch mit der Regelfrequenz angesprochen, um Messwerte einzulesen bzw. Sollwerte (z.B. für eine PWM) auszugeben. Der ETI-Bus stellt aber für den DSP einen "Flaschenhals" dar, da der Zugriff über den ETI-Bus auf die Erweiterungskarten relativ lange dauert. Da während des Zugriffs keine Rechenoperationen bearbeitet werden, wird die Leistungsfähigkeit des Prozessors unnötig beschränkt.

    Um die Dauer eines Lesezugriffs zu verringern, soll der FPGA feststellen, von welchen Erweiterungskarten zyklisch Werte ausgelesen werden, und soll diese Werte vorab vom ETI-Bus lesen und intern zwischenspeichern, um sie dann dem DSP ohne Rechenzeitverlust zur Verfügung zu stellen.