Modellbildung eines Modularen-Multilevel-Umrichter zur Echtzeitsimulation auf einem Hardware-in-the-Loop-System

  • Motivation

    Das Stromnetz befindet sich im Wandel von einer zentralisierten hin zu einer dezentralisierten Energieversorgung durch die steigende Anzahl erneuerbarer Energiequellen. Eine zentrale Herausforderung ist die Netzstabilität angesichts fluktuierender erneuerbarer Energiequellen. Hier kommen Netzkupplungen mit leistungselektronischen Umrichtern ins Spiel, welche zur Stabilisierung des Netzes eingesetzt werden sollen.

    Damit diese Umrichter unter Realbedingungen untersucht werden können, entsteht am Campus Nord das High Power Grid Lab (HPGL), welches eine kontrollierte Testumgebung für Umrichter im MW-Bereich zur Verfügung stellt. Das HPGL selbst besteht aus mehreren Modularen Multilevel Umrichtern (MMC), welche in verschiedenen Konfigurationen miteinander verschaltet werden können und so das reale Stromnetz nachbilden.

    Um das Verhalten des HPGL bereits vorab zu testen, wird ein skalierter Demonstrator bestehend aus drei MMCs mit jeweils 192 Zellen am ETI aufgebaut.

    Zur Parallelisierung im Entwicklungsprozess und um MMC-Regelstrategien auf Signalebene zu testen, soll zusätzlich ein MMC mit Hilfe eines Hardware-in-the-Loop-(HiL)-System nachgebildet werden.

     

    Aufgabenstellung

    In dieser Arbeit geht es um die Softwareentwicklung zur Modellierung eines Demonstrator-MMCs im Rahmen eines HiL-Systems.

    Zu Beginn der Arbeit sollen verschiedene MMC-Modellierungsansätze gegenübergestellt werden und eine passende Methode in Hinblick auf das HiL-System ausgewählt werden. Zu beachten ist dabei, dass die Echtzeitsimulation des MMCs aufgrund der hohen Zellanzahl auf mehrere FPGAs sowie den ARM-Kern des ETI-SoC-Systems aufgeteilt werden soll. Die dezentrale Struktur über mehrere FPGAs soll bereits in der Offline-Simulation möglichst hardwarenah nachgebildet werden. Der Aufbau des Modells erfolgt in Matlab/Simulink.

    Im nächsten Schritt der Arbeit erfolgt eine Übertragung des Simulink-Modells auf die Hardware des HiL-Systems. Dies kann beispielsweise mit Hilfe der Simulink-HDL-Codegenerierung umgesetzt werden.

    Abschließend erfolgt eine Validierung des Echtzeitsimulationsmodells durch Abgleich mit den Ergebnissen der Offline-Simulation.