Entwicklung eines Hardware-in-the-loop (HIL) Emulators auf Basis des ETI-SoC-Systens

  • Motivation

    Am Elektrotechnischen Institut (ETI) werden hochleistungsfähige elektrische Antriebssysteme von der Signalverarbeitung und Regelung, über die Leistungselektronik bis hin zu elektrischen Maschinen ausgelegt,
    simuliert und aufgebaut. Um die Entwicklungszeit zu verkürzen und Fehler in den Teilsystemen vor dem produktiven
    Forschungseinsatz identifizieren zu können, werden die Einzelkomponenten während des gesamten Entwicklungsprozesses in Simulationsumgebungen validiert. Für die Validierung der aufgebauten Hardware ist hierfür ein Hardware-in-the-loop (HIL) System erforderlich. In vorangegangenen Arbeiten wurde bereits ein Power
    Hardware-in-the-Loop Emulator am Institut aufgebaut, mit dem eine permanenterregte Synchronmaschine hoher Leistung nachgebildet wird. Die reine Regelung und Signalverarbeitung kann jedoch nicht zusammen getestet werden.

    Aufgabenstellung

    Für die Inbetriebnahme der Signalverarbeitung und der Regelung unabhängig von dem Leistungsteil soll innerhalb der Arbeit ein echtzeitfähiger HIL-Emulator eines elektrischen Antriebssystems auf Basis des bestehenden ETI-SoC-Systems aufgebaut werden. Hierzu kann bereits auf vorangegangene Arbeiten im Zusammenhang mit dem ETI-DSP-Systems zurückgegriffen werden. Im ersten Schritt sollen die fehlenden Hardwarekomponenten für das ETI-SoCSystems, wie z.B. eine Erweiterungskarte mit schnellen Digital-Analog-Wandlern, entwickelt werden. Anschließend soll das Modell einer permanenterregten Synchronmaschine mit zugehöriger Leistungselektronik im FPGA des ETI-SoCSystems mittels Codegenerierung aus Matlab/Simulink heraus implementiert werden. Das Maschinenmodell soll hierbei über bereits vorliegende Maschinendatensätze parametriert werden. Die Validierung erfolgt über den Vergleich von Systemantworten mit einem Maschinenprüfstand oder rein mit softwarebasierten etablierten Simulationsmodellen.