Lukas Pitz

Motivation

Im Stromnetz, insbesondere für die Hochspannungs-Gleichstromübertragung (HGÜ), nehmen Modular Multilevel Converter (MMC) eine immer wichtigere Rolle ein. Der Vorteil von MMC ist ihr modulares Konzept bestehend aus einer Vielzahl von Submodulen (SM), die in Serie geschaltet werden. Dadurch werden eine hohe Zuverlässigkeit und Skalierbarkeit des Umrichters erreicht. Um ein korrektes Verhalten der SM im Gesamtsystem zu gewährleisten, ist es von Vorteil die SM und die entsprechende Software unter möglichst realistischen Bedingungen zu testen. Deshalb wird am Elektrotechnischen Institut (ETI) eine Power-Hardware-in-the-Loop (PHiL)-Testumgebung für ein SM eines MMC aufgebaut. Diese besteht aus einem HiL-Modell, welches auf dem FPGA des ETI-eigenen Signalverarbeitungssystem läuft und die Zweigströme berechnet. Diese Zweigströme werden mit Hilfe eines Leistungsverstärker in das zu testende SM eingeprägt, welches eine aus der Regelung und dem HiL-Modell berechnete Sollspannung am Ausgang stellt. Diese Spannung wird gemessen und in das HiL-Modell zurückgeführt.

Aufgabenstellung

In dieser Arbeit soll die Stabilität dieses PHiL-Systems genauer untersucht werden. Dabei soll  v.a. die Auswirkung der durch die Leistungsverstärker und Messung hinzukommende Totzeit untersucht werden. Zuerst muss dafür die Übertragungsfunktion der Regelung und des HiL-Modells aufgestellt werden. So kann die theoretische maximale Totzeit bestimmt werden, bis zu der das System stabil ist. Im Anschluss soll diese theoretische Berechnung durch Messungen validiert werden. Da der tatsächliche Aufbau mit den Leistungsverstärkern keine Totzeiten unter 3,5 μs zulässt, soll eine Platine für einen Controller-in-the-Loop (CiL)-Test der Local Control Unit (LCU) eines Submoduls entwickelt werden. Die LCU ist eine Platine mit einem Mikrocontroller oder FPGA, die aus der Sollspannung, die von der übergeordneten Regelung kommt die Gatesignale berechnet. Die Platine soll Schnittstellen zu zwei verschiedenen LCU aufweisen, sowie ein FPGA für das HiL-Modell des Vollbrücken-Submoduls enthalten. Abschließend kann die Platine mit dem MMC-HiL-Modell betrieben werden, wobei zwischen den beiden HiL-Modellen eine künstliche Totzeit eingefügt wird.